



EECP0002 - CIRCUITOS DIGITAIS (2026.1 - T01)

Prof. LUIZ HENRIQUE NEVES RODRIGUES

BACHARELADO INTERDISCIPLINAR EM CIÊNCIA E TECNOLOGIA

RELATÓRIO DE ANDAMENTO

Alarme Digital com Memória de Estado (Latch SR)

IDENTIFICAÇÃO DO RELATÓRIO		
Projeto:	Alarme Digital com Memória de Estado (Latch SR)	
Tipo de Documento:	Relatório de Andamento – Apresentação Prévia	
Metodologia:	PMI / PMBOK® Guide	
Fase Atual:	Etapa de Simulação Digital	
Discentes:	EDNA CRISTINA DURANS SANTOS KRISLAYNE RAWANE SILVA VIEIRA LUANA LORHANNI PACHECO SANTOS LUCAS SALUSTRIANO DOS SANTOS	

São Luís – MA
2026

1. Introdução

O presente relatório tem por finalidade documentar o andamento do projeto *Alarme Digital com Memória de Estado (Latch SR)*, desenvolvido como atividade prática da disciplina EEC0002 – Circuitos Digitais. O documento consolida as atividades realizadas até o presente momento, em conformidade com as boas práticas de gerenciamento de projetos preconizadas pelo *PMBOK® Guide* (PMI, 2021), e antecede a apresentação prévia do trabalho ao docente orientador.

Encontra-se o projeto na fase de Execução, mais especificamente na etapa de simulação digital, na qual foi desenvolvida uma versão intermediária do circuito por meio do software *Logisim Evolution*. Esta versão contempla os elementos lógicos centrais do sistema e serve como prova de conceito para validar o comportamento esperado do Latch SR antes da implementação física na fase subsequente.

2. Fundamentação Teórica

2.1 Circuitos Sequenciais e o Conceito de Memória

Diferentemente dos circuitos combinacionais — cuja saída depende exclusivamente das entradas presentes —, os circuitos sequenciais possuem a capacidade de **armazenar informação** sobre estados anteriores, característica conhecida como memória (TOCCI; WIDMER; MOSS, 2011). Essa propriedade é obtida por meio de elementos com realimentação, que permitem ao circuito manter um estado estável após a remoção do estímulo de entrada.

2.2 O Latch SR

O Latch SR (do inglês *Set-Reset*) constitui o elemento de memória mais elementar da lógica digital sequencial. Conforme descrito por Floyd (2007), o circuito é formado por duas portas lógicas NOR (ou alternativamente NAND) interligadas por meio de realimentação cruzada, configuração que confere ao sistema a propriedade de **biestabilidade** — a capacidade de assumir e manter dois estados estáveis distintos.

A entrada S (*Set*) é responsável por armar o estado lógico alto na saída Q, enquanto a entrada R (*Reset*) restaura a saída para o estado lógico baixo. Quando ambas as entradas encontram-se em nível baixo, o circuito preserva o último estado válido — comportamento que caracteriza a memória do dispositivo (IDOETA; CAPUANO, 2012). Por essa razão, o Latch SR é considerado a célula fundamental de elementos mais complexos como flip-flops, registradores e memórias estáticas RAM.

2.3 Tabela Verdade do Latch SR

S	R	Q	$\bar{Q}$	Estado Lógico
0	0	Q anterior	$\bar{Q}$ anterior	Memória – mantém estado
1	0	1	0	Set – ativação
0	1	0	1	Reset – desativação
1	1	0	0	Estado proibido

Tabela 1 – Tabela verdade do Latch SR. Adaptado de Tocci, Widmer e Moss (2011).

Observa-se que a primeira linha da tabela representa a condição de maior relevância para o presente projeto: na ausência de estímulos nas entradas, o circuito preserva indefinidamente o estado anterior, comportamento que viabiliza a aplicação do Latch SR como elemento central de um sistema de alarme com memória de eventos.

3. Metodologia

O desenvolvimento do projeto segue a metodologia proposta pelo *Project Management Institute* por meio do *PMBOK® Guide* (PMI, 2021), que organiza o ciclo de vida do projeto em cinco grupos de processos: Iniciação, Planejamento, Execução, Monitoramento e Controle, e Encerramento. Esta abordagem foi adotada com o intuito de aplicar, em contexto acadêmico, princípios consagrados de gerenciamento de projetos de engenharia.

As fases de Iniciação e Planejamento foram concluídas com a elaboração e aprovação do Termo de Abertura do Projeto, que estabeleceu o escopo, cronograma, recursos e riscos. Atualmente, a equipe atua na fase de Execução, especificamente na etapa de simulação digital, cujos resultados são apresentados nas seções subsequentes.

4. Desenvolvimento da Simulação Digital

4.1 Ferramenta Empregada

Para a simulação do circuito, optou-se pelo software *Logisim Evolution* (versão 4.1.0), uma ferramenta livre, multiplataforma e amplamente utilizada em ambientes acadêmicos para o ensino de circuitos digitais (BURCH, 2002). A escolha fundamentou-se em critérios técnicos e didáticos, dentre os quais destacam-se a disponibilidade gratuita, a interface gráfica voltada à visualização clara dos estados lógicos, a presença de bibliotecas completas de portas lógicas e componentes de entrada e saída, e a possibilidade de exportação de imagens para fins de documentação.

4.2 Estratégia de Desenvolvimento Incremental

Adotou-se uma abordagem de desenvolvimento incremental, baseada na construção progressiva do circuito em níveis crescentes de complexidade. Esta estratégia, alinhada às práticas de engenharia de hardware (PRESSMAN; MAXIM, 2016), permite isolar e validar cada subsistema antes de sua integração ao conjunto, reduzindo a probabilidade de erros e facilitando a identificação de falhas.

Foram definidas três versões evolutivas para o circuito: uma **versão básica**, contendo apenas o núcleo do Latch SR; uma **versão intermediária**, com a adição de elementos auxiliares que aproximam o comportamento simulado do circuito físico; e uma **versão completa**, a ser desenvolvida posteriormente, com recursos adicionais de inicialização automática, *debouncing* e sistema de armar/desarmar. O presente relatório documenta a versão intermediária, objeto da apresentação prévia.

5. Versão Intermediária do Circuito

5.1 Descrição Geral

A versão intermediária incorpora, além do núcleo do Latch SR, três elementos adicionais que aproximam significativamente a simulação do comportamento esperado para o circuito físico: um inversor lógico para condicionamento do sinal proveniente do sensor, a representação visual do buzzer piezoelétrico, e a indicação explícita dos pontos de alimentação (VCC) e referência (GND). A Figura 1 apresenta a visão geral do circuito desenvolvido.




Figura 1 – Visão geral do circuito intermediário no Logisim Evolution.

5.2 Mapeamento entre Simulação e Circuito Físico

Elemento Simulado	Função no Circuito	Componente Real Equivalente
Pino S	Entrada de detecção	Reed switch acoplado a ímã de neodímio
Inversor (NOT)	Condicionamento do sinal do sensor	CI 74LS04 (Hex Inverter)
Portas NOR	Núcleo do Latch SR	CI 74LS02 (Quad NOR)
Pino R	Comando manual de desarme	Push-button NA
LED verde	Indicação de estado de vigilância	LED 5 mm + resistor 330 Ω
LED vermelho	Indicação visual de alarme ativo	LED 5 mm + resistor 330 Ω
LED laranja	Representação simbólica do buzzer	Buzzer piezoelétrico 5 V

Tabela 2 – Correspondência entre os elementos da simulação e os componentes físicos.

5.3 Justificativa Técnica do Inversor Lógico

A inclusão de um inversor lógico (porta NOT) entre o sensor e a entrada Set do latch decorre da análise do comportamento real do *reed switch*. Este componente, conforme detalhado por Boylestad e Nashelsky (2013), opera como uma chave magnética: na presença de um campo magnético adequado — situação correspondente, no projeto, à porta ou gaveta fechada — seus contatos permanecem fechados, conduzindo o sinal em nível alto. Quando o campo magnético é removido (porta aberta), os contatos abrem-se e o sinal cai para nível baixo.

Considerando que o Latch SR deve ser acionado precisamente no instante da abertura — ou seja, na transição de nível alto para nível baixo do sinal do sensor —, a presença do inversor é tecnicamente necessária para converter essa queda em um pulso de nível alto, compatível com o requisito de ativação da entrada S. Sem o inversor, a lógica do alarme operaria de forma invertida em relação ao comportamento físico real do sensor.

6. Testes e Validação

Para validação do circuito intermediário, foram executados quatro cenários de teste correspondentes aos estados lógicos previstos na tabela verdade do Latch SR. Os testes foram conduzidos sequencialmente, simulando o ciclo operacional completo do alarme: estado de vigilância, detecção de evento, persistência do alarme após cessação do estímulo, e desarme manual do sistema.

6.1 Estado de Vigilância e Detecção

Na configuração inicial, com o sensor em nível alto (representando porta fechada) e após o pulso inicial de Reset, o sistema apresenta o LED verde aceso e os indicadores de alarme inativos, conforme ilustrado na Figura 2. Ao alterar-se o sinal do sensor para nível baixo — simulando a abertura da porta —, o circuito responde com a ativação imediata do LED vermelho e do indicador de buzzer, conforme demonstrado na Figura 3.




Figura 2 – Sistema em estado de vigilância (LED verde ativo).




Figura 3 – Resposta do circuito à detecção de abertura.

6.2 Validação da Memória de Estado

O teste mais relevante do projeto consistiu em verificar a persistência do estado de alarme após o retorno do sensor à condição original. Como evidenciado na Figura 4, ao restabelecer-se o sensor em nível alto (porta fechada novamente), os indicadores de alarme **permanecem ativos**, confirmando empiricamente o comportamento de memória previsto teoricamente. Apenas a aplicação do sinal de Reset, conforme apresentado na Figura 5, restaura o sistema ao estado de vigilância.




Figura 4 – Persistência do estado de alarme após retorno do sensor.




Figura 5 – Sistema reposicionado em estado de vigilância após acionamento do Reset.

6.3 Síntese dos Resultados

Cenário de Teste	Comportamento Observado	Conformidade	Status
Estado de vigilância	LED verde ativo; demais inativos	Conforme	Aprovado
Deteção de abertura	LED vermelho e buzzer ativos	Conforme	Aprovado
Persistência do alarme	Alarme mantido após retorno do sensor	Conforme	Aprovado
Desarme via Reset	Retorno ao estado de vigilância	Conforme	Aprovado

Tabela 3 – Síntese dos resultados obtidos nos testes de validação.

A totalidade dos cenários previstos foi reproduzida de forma satisfatória pela simulação, comprovando que o circuito intermediário implementa corretamente o comportamento esperado do Latch SR e atende aos requisitos funcionais centrais do projeto.

7. Considerações Técnicas

7.1 Indeterminação do Estado Inicial

Durante os testes, observou-se que o circuito pode apresentar estado lógico indefinido no instante de inicialização, sendo necessário um pulso prévio de Reset para garantir condições conhecidas. Este comportamento é característica intrínseca do Latch SR e está documentado na literatura técnica (TOCCI; WIDMER; MOSS, 2011). Em sistemas reais, a solução adotada consiste na implementação de um circuito de *Power-On Reset* (POR), que aplica automaticamente o sinal de reset durante a energização do sistema, assegurando inicialização determinística.

7.2 Limitações da Versão Atual

Embora o circuito intermediário valide com êxito o conceito central do projeto, reconhecem-se limitações inerentes à abordagem adotada. O Logisim Evolution, por ser exclusivamente um simulador lógico, não reproduz fenômenos analógicos como atrasos de propagação reais, ruídos elétricos ou efeitos de *bouncing* característicos de chaves mecânicas (BOYLESTAD; NASHELSKY, 2013). Tais aspectos somente poderão ser observados na fase de implementação física.

Adicionalmente, não foram contemplados nesta versão recursos como sistema de armar e desarmar mediante chave geral, indicador de sistema armado, *debouncing* dos contatos mecânicos e o já mencionado circuito de Power-On Reset. Tais elementos serão incorporados na versão completa do projeto, conforme planejamento estabelecido.

8. Próximos Passos

Atividade Prevista	Período	Fase PMBOK®
Aquisição dos componentes eletrônicos	Semana 8	Execução
Montagem do circuito em protoboard	Semanas 8 e 9	Execução
Testes integrados do circuito físico	Semana 9	Monitoramento
Implementação da versão completa	Semana 10	Execução
Elaboração do relatório técnico final	Semanas 11 e 12	Encerramento
Apresentação final do projeto	Semana 13	Encerramento

Tabela 4 – Cronograma das atividades subsequentes.

9. Conclusão Parcial

O projeto encontra-se em conformidade com o cronograma estabelecido no Termo de Abertura do Projeto, com todas as entregas das fases anteriores concluídas dentro dos prazos previstos. A versão intermediária do circuito, desenvolvida no Logisim Evolution, demonstrou-se eficaz na validação do conceito central do projeto: a memória de estado proporcionada pelo Latch SR. Os elementos incorporados nesta versão — inversor lógico, representação do buzzer e pontos de alimentação — aproximam o comportamento simulado do circuito real e fornecem subsídios técnicos para a fase subsequente de implementação física.

A apresentação prévia constituirá oportunidade de validação do trabalho desenvolvido junto ao docente orientador, possibilitando a identificação de eventuais ajustes a serem incorporados na versão final. Considera-se, portanto, que a etapa atual encontra-se concluída em termos de prova de conceito, estando a equipe preparada para os desafios inerentes às fases seguintes do projeto.

10. Referências

- BOYLESTAD, R. L.; NASHELSKY, L. *Dispositivos eletrônicos e teoria de circuitos*. 11. ed. São Paulo: Pearson, 2013.
- BURCH, C. Logisim: a graphical system for logic circuit design and simulation. *Journal of Educational Resources in Computing*, v. 2, n. 1, p. 5-16, 2002.
- FLOYD, T. L. *Sistemas digitais: fundamentos e aplicações*. 9. ed. Porto Alegre: Bookman, 2007.
- IDOETA, I. V.; CAPUANO, F. G. *Elementos de eletrônica digital*. 41. ed. São Paulo: Érica, 2012.
- PROJECT MANAGEMENT INSTITUTE (PMI). *A guide to the project management body of knowledge (PMBOK® Guide)*. 7. ed. Newtown Square: PMI, 2021.
- PRESSMAN, R. S.; MAXIM, B. R. *Engenharia de software: uma abordagem profissional*. 8. ed. Porto Alegre: AMGH, 2016.
- TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. *Sistemas digitais: princípios e aplicações*. 11. ed. São Paulo: Pearson, 2011.